CoolRunner-II CPLD

CoolRunner™-II 1.8V CPLD 系列凭借其高性能、低功耗的特点,居于行业领先地位。CoolRunner-II CPLD 增加了 DataGATE、高级的 I/O 技术、业界尺寸最小的封装等突破性特点,为应对当今的设计挑战提供了终极的系统解决方案。

CoolRunner-II CPLD 优势
利用业内功耗最低的 1.8V CPLD 达到您的系统功耗预算
  • 利用全数字核和 FZP 工艺技术降低功耗
    • 低至 28.8 µW 的超低功耗
    • 16 µA的典型待机电流
    • 无需额外付费
  • 利用 DataGATE 实现超低功耗
    • 功耗管理(占空比、时钟输入和输入引脚)
    • 利用热插拔阻止插入过程中的输入管脚
    • 利用锁存通过调试阻止逻辑和快照信号部分
    • 通过阻止访问器件内的各种储存代码改善安全性
  • CoolRunner-II 可以降低整个板功耗
    • 利用 Fast Zero Power(FZP)技术实现无可比拟的低功耗标准
    • 同时提供高性能和低功耗,以及业内最低的待机电流,而无需使用掉电模式
  • 利用 CoolRunner-II CPLD 实现低功耗设计(PDF)
  • CoolRunner-II CPLD 的功耗估计等式(PDF)
  • 降低处理器功耗(PDF)
利用高级特性降低系统成本
  • 2-4 个 I/O 组,用于电压集成
  • 高级的 I/O 和时钟管理
  • On the fly 重配置
小型低成本封装
  • 低成本 QF32 和 QF48 小型化封装解决方案

增强型设计安全性
只有 CoolRunner-II CPLD 能够提供无可比拟的、用于防止设计盗用的4级设计安全性。
  • 可以在编程过程中,保护设计,以免发生复写或通过读回盗用。
  • 可以利用新的4级片上安全性消除配置式样的电检测或可视检测。
  • 电或激光篡改会让器件自动锁闭。
  • 保护深埋在器件内,使得无法检测这种保护。
  • CoolRunner-II 在安全中的应用(PDF)
  • CoolRunner-II CPLD 如何保护 FPGA IP(PDF)
DataGATE 信号阻塞
CoolRunner-II 构架具有全数字核,所需的功耗远远低于早期的 CPLD 技术,在这种 CPLD 技术中使用了非常耗电的模拟感应放大器。
  • 允许输入信号阻塞,终止输入转换,并降低功耗。
  • 功耗管理(占空比、时钟输入和输入引脚)
  • 利用热插拔阻止插入过程中的输入管脚
  • 利用锁存通过调试阻止逻辑和快照信号部分
  • 通过阻止访问器件内的各种储存代码改善安全性
  • 采用 FZP 技术的特性来推进作为低功耗标准的先进 CoolRunner-II CPLD。
  • DataGATE 使 CoolRunner-II 的功耗仅占系统功耗的一小部分 -- 其它 CPLD 则不具备这样的性能!
图1

DataGATE 极大地延长了电池寿命

DataGATE 延长了电池寿命
多个 I/O 组
CoolRunner-II 高级 I/O 接口性能完全满足各种产品应用中系统连接功能的各种需求。
  • 轻松实现了2个不同的信号电平接口之间的通信
    • 包含不同的总线接口 I/O 电压电平
    • 外设器件的电压转换
    • 存储器-微控制器
    • 有线接口之间的通信
    • CoolRunner-II I/O 特性(PDF)
图1

CoolRunner-II CPLD 现在具有多系统集成特性。

以太网 MAC
500 mV 输入滞后和可编程地
输入滞后为设计者提供了将外部元件数量降至最低的工具。无论是使用输入来创建一个时钟,还是通过降低外部缓冲器的需求来快速传输输入信号,CoolRunner-II CPLD 输入都能够为设计者提供灵活而又功能强大的特性:
  • 改善抗躁性
  • 降低功耗
  • 出色的信号完整性
图1

滞后(施密特触发器)输入。

滞后(施密特触发器)输入
时钟分频器
时钟分频器能够通过以标准值实现时钟分频来改善功率节省特性。CoolRunner-II CPLD 为设计者提供了无可比拟的时钟管理特性,该特许可以实现一个能够轻松实现的时钟管理解决方案。
    • 无需使用宏单元即可实现可靠的时钟分频
    • 改善占空比
    • 提供大密度(128个宏单元和更多)
    • 极低的延迟…典型值为 50ps!
图1

时钟分频器能够实现2至16之间的标准分频。

时钟分频器能够实现2至16之间的标准分频。

时钟倍频器
时钟倍频器通过将内部时钟速度加倍来增强性能。它可以针对每个宏单元进行选择,并且是双数据速率(DDR)存储器器件的理想选择。
    • 将内部时钟速度加倍,达到 400MHz
    • 向每个宏单元提供
CoolCLOCK
CoolCLOCK 是时钟分频器和时钟倍频器的组合,将输入时钟二分频,然后在输出电平处将其两倍频,以便保持相同的性能,同时降低内部功耗
    • 整合了时钟分频器和时钟倍频器
    • 将输入时钟二分频
    • 降低整个时钟的功耗
DualEDGE 触发器
DualEDGE 触发器能力把设计中有效的同步操作速度提高到器件的限制带宽。换句话说就是,用给定的时钟速度,你可以让序贯设计在两倍的速度下工作,或者说同样的处理数量需要1/2的外部时钟频率。
    • 全局部署分频的时钟,而在宏单元在本地得到翻倍的时钟。
    • 应将2倍速时钟用于双倍数据速度的应用
    • 不需添加额外的延时
    • 所有的 CoolRunner-II CPLD 均提供
图1

DualEDGE 触发器允许在双边沿上定时。

时钟分频器能够实现2至16之间的标准分频。

多个 I/O 标准
您可以轻松创建标准芯片到芯片和芯片到存储器接口,因此可以将分立接口器件从您的系统中除去。这可以为您节省成本,并提高系统可靠性。
  • 用于实现标准芯片到芯片接口的 LVTTLLVCMOS
  • 用于实现标准芯片到存储器接口的 SSTLHSTL
图1

I/O 性能和灵活性(*1.5V 输入需要滞后。)

CoolRunner-II I/O 性能和灵活性
小型化封装
Xilinx 向通用芯片级封装(CP)提供两个新的、拥有超小型化的方形平面无铅(QF)封装,从而带动了高级封装的革新。
  • 最大限度地节省板空间
  • 成本更低的 QE32 封装只需要 25mm2 的板空间
  • 简化了开发板布线,并且实现了更小的终端产品
  • 特别适于手持式和其它需要在尽可能最小的空间内实现32或64个宏单元 CPLD 的空间受限型应用。

CoolRunner-II 提供了最新的、栅距为 0.5mm 的 QF 和 CP 封装,从而在 1.8V 下从21至117个 I/O 中实现了最广泛的低成本、小型化封装选择。

图1

QF32、CP56、QF48 和 CP132 CoolRunner-II 封装在便携式、ASIC 定点和其它空间约束型设计中得到广泛应用

小型化封装
表 1

CPLD 封装选项(I/O 最大值见括弧内)

CPLD 封装选项
应用和技术

可能的应用包括:

立即着手设计!
1

选择
工具

2

选择
HDL 代码

3

选择
开发板或套件

 

第1步选择工具:提供试用版

第2步:选择 HDL 代码(需要注册)

相关产品

想知道利用 CoolRunner-II CPLD 您可以替换掉多少元件和节省多少总成本吗?


试一试我们的CPLD Bill-of-Material (BOM) Consolidator! (xls)

CoolRunner-II CPLD 相关的信息、产品和服务

技术文档

数据手册、用户指南与封装和管脚规范

本数据手册概括性地介绍了 CoolRunner-II CPLD 系列的特性和规范。

本文档介绍了 CoolRunner-II CPLD 封装的提供情况。

本指南介绍了 CoolRunner-II CPLD 系列的 XC2C256 器件。

获取 CoolRunner-II CPLD 的所有技术文档。

开发板

CoolRunner-II 入门套件是一款带有工具和接口的评估平台,可以提供 CPLD 功能的快速分析。

该设计套件是评估和实现 CPLD 设计的理想平台。通过8个独立的边沿连接器,可以轻松连接各种外设模块。

外设模块超值套装包含8个不同的 Pmods,专门用于为 CoolRunner-II 入门套件提供有用特性。

获取所有用于 CoolRunner-II CPLD 的开发板和套件。

HDL 代码(需要注册)

提供数据流开关源代码以便利用 CoolRunner-II CPLD 进行评估。

利用 CoolRunner-II CPLD 创建您自己的数字照相机设计。

可以通过下载获取 HD 源码,以便用于 CoolRunner-II CPLD。

获取 CoolRunner-II CPLD 的所有免费 HDL 代码。

视频

消费类电子设计者现在转而采用可编程逻辑来实现快速、低成本、低风险、和赋予他们实现差异特性的竞争优势。

无论您是在设计工业、科学还是医疗产品,Xilinx CPLD 都能让您灵活地为您的设计添加新特性,如电机控制、存储器接口、电压电平移动和 I/O 端口扩展。

该视频将向您介绍功耗预算的主要方面。

获取 CoolRunner-II CPLD 的所有视频。

培训

通过应用本课程中的技巧,您能够加强设计性能和尽可能充分地利用 Xilinx CPLD 构架。

整个课程为您提供了使用 ISE® 系列软件工具套件,利用 Xilinx CPLD 进行设计的入门知识。

了解 CoolRunner-II CPLD 的所有培训。

服务和技术支持

从技术文档到工具和 IP,Xilinx 都能支持您对 CoolRunner-II CPLD 器件的需要。

了解利用 CoolRunner-II CPLD 您可以替换掉多少元件和节省多少总成本。

其它

获取 CoolRunner-II CPLD 的推广技术文件。

 
职位招聘 本地活动及在线座谈 本地新闻稿 投资者关系 反馈 法律声明 网站地图
© 1994-2008 Xilinx, Inc. All Rights Reserved.